Stories

List
Create Time

芯片落地之道

在現代集成電路（IC）設計中，“物理實現”是從邏輯構想到可製造佈局的重要橋樑。在這一階段，設計不僅要“看得見”，更要“用得好”。今天，就讓我們一起探索這一關鍵環節的奧秘。 1、起點：從邏輯到芯片的“落地” 物理實現，就是將經過綜合與驗證的邏輯設計轉換為符合製造規則、滿足性能和功耗要求的物理佈局——也就是IC的版圖，它關乎整體性能、功耗和可製造性。 2、五大關鍵挑戰，逐一攻克 時序收斂（

資訊 , 人工智能 , 知識 , 教程 , 深度學習
Create Time

SI技術攻略：深入信號完整性分析

在高速 IC 設計過程中，信號完整性（SI）分析—特別是串擾噪聲與延遲分析—是確保電路高質量和可靠性不可或缺的步驟。 1、為什麼信號完整性分析如此關鍵？ 信號完整性分析確保信號在芯片內部不遭失真、無誤傳播，直接影響 IC 的性能、功能與可靠性。串擾噪聲（crosstalk noise）和串擾延遲（crosstalk delay）是兩個主要挑戰： 串擾噪聲：當“施加路徑”（aggress

人工智能 , 深度學習 , 教程 , 知識 , 資訊
Create Time

精控DRC，成就高質量IC設計精品

在當今高速發展的集成電路（IC）設計領域，精準、高效的設計規則檢查（DRC）顯得尤為關鍵。不僅保證設計符合製造工藝要求，更是提升良率、縮短迭代、降低成本的關鍵一步。 1、為什麼DRC是IC設計的“把關者”？ DRC是物理驗證流程中的核心環節，用於檢測佈局是否滿足製造廠商制定的幾何設計規則，如最小線寬、間距、包覆等。早期發現問題，可以大幅減少返工代價，保障產品可靠性與產出率。正如業界所言：“D

知識 , 資訊 , 教程 , 人工智能 , 深度學習
Create Time

DFT 籤核精通指南

1、DFT 籤核為何至關重要？ DFT 籤核確保 IC 設計滿足所有測試能力（testability）要求，為製造後測試提供基礎保障。通過完善的籤核流程，可提前發現問題、減少 costly 迭代，提升產品質量與可靠性。 2、核心籤核技術與實踐經驗 I. 掃描鏈插入與優化 意義：增強 IC 內部狀態的可控性與可觀測性，是高效測試的核心之一； 實踐案例：某領先廠商利用

深度學習 , 人工智能 , 知識 , 資訊 , 教程
Create Time

Timing Signoff 技術精要

1、為何 Timing Signoff 是 IC 設計的“守門人”？ Timing Signoff 確保芯片設計在預定時鐘頻率下滿足時序要求，並在多種工況下保持穩定性與可靠性。這是避免後期返工、提升產品良率與質量的重要步驟。 圖：Static Timing Analysis (STA) 流程示意 2、關鍵技術與實踐案例解析 I. 靜態時序分析（STA） STA

人工智能 , 資訊 , 知識 , 深度學習 , 教程
Create Time

物理感知 RTL 合成

1、PAS：縮短設計閉環的先鋒技術 物理感知合成（PAS）將物理設計信息（如佈局、連線、擁塞、功耗）提前納入 RTL 合成階段，使合成結果與後端佈局更一致，從而減少反覆迭代，提升設計效率與 PPA（性能-功耗-面積）表現。 2、核心技術亮點與典型案例 I. 時序驅動綜合（Timing-Driven Synthesis） 結合 Cadence Innovus 工具進行物理信息驅動的

知識 , 人工智能 , 資訊 , 深度學習 , 教程
Create Time

高效利用技術庫

在現代 IC 設計流程中，合理利用技術庫（Technology Library）是優化 RTL 合成結果的關鍵。 1、技術庫：設計優化的核心資源 技術庫包含標準單元及其詳細特性（如時序、功耗、面積等），合成工具依賴這些數據將 RTL 轉換成物理電路。精確的模型與策略直接決定設計是否能滿足性能、功耗與製造的嚴格要求。 2、關鍵技術與應用實踐 I. 庫表徵（Library Characte

教程 , 人工智能 , 深度學習 , 知識 , 資訊
Create Time

IC 設計籤核揭秘 - 保障流片無憂的秘訣

在集成電路（IC）設計中，當設計費盡心思完成後，送往晶圓廠製造前的Signoff 籤核是最後一關，也是最決定成敗的一環。它確保設計從功能到製造都達標，是設計走向硅片的准入“通行證”。 1、Signoff 什麼看 在IC 設計中，“Signoff” 是指必須通過的一系列驗證與檢查，才能正式交付製造準備流程。它通常包含： 功能正確性檢查：確保設計行為符合規格説明，避免邏輯錯誤。

資訊 , 人工智能 , 知識 , 深度學習 , 教程
Create Time

IC 測試革新

無論你是IC 設計新手，還是資深RTL Synthesis 工程師，深入掌握設計可測試性（DFT）關鍵技術，是提升芯片可靠性的必經之路。 1、為什麼DFT 在現代IC 中變得不可或缺 提升可控性與可觀測性：通過在設計中嵌入測試結構，內部節點的狀態能被有效控制與觀察，從而支持故障定位與調試。 縮短測試時間、降低成本：採用scan chain、大規模並行測試、BIST 和MB

知識 , 教程 , 深度學習 , 人工智能 , 資訊
Create Time

IC 設計終極籤核，確保安全流片無憂

在IC 設計流程中，Signoff（籤核）是流片前必須完成的最後關卡，它確保設計在功能、時序、功耗、物理規則等方面全面達標，為後續送片生產提供堅實保障。 1、Signoff 的核心意義 Signoff 是芯片送往晶圓廠的“准入許可證”。通過多項嚴密的檢查，包括功能驗證、時序收斂、電源完整性及物理實現規則等，Signoff 的完整性直接關聯設計質量與流片成功率。 2、Sig

資訊 , 深度學習 , 知識 , 教程 , 人工智能
Create Time

高效掌握 RTL 合成，助力 IC 設計提速

在現代IC 設計流程中，RTL 合成扮演着至關重要的橋樑角色：將程序員或設計者編寫的RTL 描述（多用Verilog/VHDL 編寫）轉化為符合工藝庫的門級netlist，從而實現後續的物理實現和驗證。 1、RTL 合成關鍵流程解析 合成階段 説明 Technology Mapping（技術映射） 選擇目標工藝庫中的標準單元（如與門、觸發器、多路選擇器等）來實現RTL 中

人工智能 , 教程 , 深度學習 , 觀點 , 知識
Create Time

高效驗證：ACE VIP 實踐指南

在當代多核SoC設計中，ACE VIP（Advanced Coherency Extensions Verification IP）是確保系統一致性與性能穩定的重要驗證工具。本文將圍繞協議驗證、UVM整合、功耗性能分析與仿真加速四大應用展開，結合實際案例，帶你快速理解ACE VIP的實用價值。 1、緩存一致性協議驗證：ACE VIP的核心能力 ACE VIP支持全面的協議一致性驗證，包

知識 , 觀點 , 深度學習 , 人工智能 , 教程
Create Time

總線死鎖驗證方法

在複雜SoC 設計中，總線死鎖是一類嚴重影響系統可靠性的問題：多個模塊因相互等待資源而陷入永不響應的“僵局”。本文介紹先進的驗證策略，結合具體案例，幫你係統掌握如何早期發現並避免總線死鎖。 1、什麼是總線死鎖？ 當多個組件互相等待彼此持有的總線資源，形成循環等待，導致系統無法繼續操作，這就是總線死鎖。尤其在多核、多請求源的環境中，檢測並解決死鎖至關重要。 2、驗證技術詳解

深度學習 , 知識 , 人工智能 , 資訊 , 教程
Create Time

緩存一致性驗證秘笈

在多核 SoC 設計中，緩存一致性（Cache Coherence）驗證 是保障數據一致性與系統性能的基石。本文深入解析高級驗證策略，結合實戰案例，系統講解如何在設計早期高效捕捉潛在一致性問題。 1、形式驗證 — 數學級確保一致性 形式驗證通過數學模型與狀態空間窮舉來驗證緩存協議，各種邊界場景都不放過。 實踐案例：某半導體廠商採用 Cadence JasperGold，對多核處理器的緩

深度學習 , 教程 , 知識 , 人工智能 , 資訊
1