一、b2s協議背景介紹 本單總線傳輸協議為精橙FPGA團隊原創，含傳送端（transmitter）和接收端（receiver）兩部分，基於verilog語言，僅使用單個I/O口進行多位數據的傳輸，傳輸方向為單向，用於I/O不夠用的情況，已上板驗證通過，大家可直接使用。 二、b2s協議Verilog源碼 ps. 帶★號處可根據需要進行修改. 發送端源碼： /**************
昵稱 精橙FPGA張工
一、功能介紹 此設計可以讓你的FPGA板子上那顆LED具有呼吸效果，像智能手機上的呼吸燈一樣。以下源碼已上板驗證通過，大家可直接使用。 二、呼吸燈Verilog源碼 ps1. 帶★號處可根據需要進行修改. ps2. 有需要的話可自行添加rst復位信號. /***************************************** Declaration ***************
昵稱 精橙FPGA張工
前言 平時工作生活非常依賴家裏內網設備，搬家後家裏電信公網ip還被收回[憤怒]，後一直未能尋得一種免費且穩定的中轉穿透方案，偶然間發現蒲公英竟然免費開放了自家的路由器OS，心中一動，這不就能白嫖蒲公英的旁路組網了嗎（以前可是隻能買硬件才能實現），嘗試一番後果然在雲管理平台可以設置為官方硬件且支持旁路組網，這不掏上了嗎，以下是exsi8安裝OrayOS的記錄。 exsi8安裝OrayOS小記
昵稱 vivovox
MPDIoU損失函數與YOLO物體檢測模型的集成詳解 YOLO（You Only Look Once）作為實時物體檢測領域的佼佼者，以其高速且高效的特點廣受業界認可。然而，在某些特殊場景下，YOLO的預測精度仍有提升空間，例如在處理重疊物體或小物體時。為此，MPDIoU（Maximum Probabilistic Distance IoU）損失函數被引入，旨在進一步提升YOLO模型的檢測性能。 1
昵稱 藍易雲
上一篇我們部署了 ArgoWorkflow，並創建了一個簡單的流水線做了個 Demo。本篇主要分析 ArgoWorkflow 中流水線相關的概念，瞭解概念後才能更好使用 ArgoWorkflow。 !--more-- 本文主要分析以下問題： 1）如何創建流水線？ Workflow 中各參數含義 2）WorkflowTemplate 流水線模版如何使用， 3）Workflow、Workfl
昵稱 探索雲原生
在Kubernetes集羣中設置動態NFS配置涉及多個步驟，涵蓋了從NFS服務器的設置到Kubernetes集羣內存儲的動態配置。本文將詳細介紹如何在Kubernetes中設置NFS存儲並動態管理持久卷(Persistent Volume, PV)。 一、配置NFS服務器 1. 安裝NFS服務器 首先，需要在一台Linux服務器上配置NFS服務器。假設你已經有一台專門用作NFS服務器的機器，以下是
昵稱 藍易雲
配置FreeIPA客户端是將Ubuntu主機加入到FreeIPA域中，以便集中管理身份認證、授權和審計服務。在Ubuntu 22.04/20.04上配置FreeIPA客户端可以通過以下步驟完成。此過程不僅需要執行命令，還需要對每個步驟進行充分理解，以確保操作的正確性和成功率。 一、安裝必要的軟件包 1. 更新系統包列表 在開始配置FreeIPA客户端之前，首先要確保系統的軟件包是最新的。通過以下命
昵稱 藍易雲
Kubernetes雲成本監控是企業在雲環境中有效管理資源的重要任務。通過精確的成本監控，企業能夠優化資源使用，避免浪費，同時提升集羣的運行效率。以下是對Kubernetes雲成本監控的一些工具及其配置、使用建議的詳細分析。 1. Kubecost 功能概述: Kubecost 是一款開源工具，專為Kubernetes集羣成本分析設計。它能夠實時監控並報告Kubernetes資源的成本和使用情
昵稱 藍易雲
一、功能介紹 通過matlab代碼將任意尺寸、任意格式（jpg/png等） 的圖片轉成coe/mif文件， 以便將圖片數據存入FPGA的片內ROM中， 用於圖片顯示或供其他模塊讀取，這種使用FPGA片內ROM進行圖片存儲的方法，避免了對外部存儲器的依賴。 ps.coe文件用於Xilinx FPGA的片內ROM存儲，mif用於Altera FPGA的片內ROM存儲。 二、代碼效果演示 示例圖片 ↓
昵稱 精橙FPGA張工
一、功能介紹 在FPGA進行各種接口通信時，經常會出現對方發來的數據帶有CRC校驗碼，如CRC5、CRC8、CRC16、CRC32等，為了適應不同的情況，我們使用Verilog實現了一個比較通用的CRC計算模塊，可生成CRC5/CRC8/CRC16/CRC32等各種寬度的CRC校驗碼，滿足不同場景下的CRC校驗需求。 二、模塊調用示例 此模塊可實現各種相關參數的重配置：如下圖所示，可實現CRC輸
昵稱 精橙FPGA張工
在Debian 11上安裝Kubernetes集羣需要一定的步驟，涵蓋了Docker的安裝、Kubernetes組件的安裝以及集羣的配置。這些步驟必須按照正確的順序執行，並且需要對每一步的作用有清晰的理解。以下是詳細的安裝步驟和每個步驟的解釋。 步驟1：系統更新 首先，確保Debian 11系統已更新。更新系統有助於避免潛在的依賴問題，並確保系統安全性和穩定性。使用以下命令： sudo apt-g
昵稱 藍易雲
1.CW信號 CW可以叫做等幅電報，它通過電鍵控制發信機產生短信號"."（點）和長信號"--"（劃），並利用其不同組合表示不同的字符，從而組成單詞和句子。 CW信號可以看作一種幅度調製信號，類似於幅移鍵控（2ASK信號）其攜帶的信息保存在其幅度中，通過改變載波的幅度來實現基帶數據的傳輸。 其函數表達式如下： \[s(t) = m(t)*cos(2\pi ft + \varphi)\spa
昵稱 超級大咸魚
上一篇我們分析了 Workflow、WorkflowTemplate、template 之間的關係。本篇主要分析如何在 argo-workflow 中使用 S3 存儲 artifact 實現步驟之間的文件共享。 !--more-- 本文主要解決兩個問題： 1）artifact-repository 如何配置 2）Workflow 中如何使用 1. artifact-repository
昵稱 探索雲原生
一、背景介紹 AD71124這款ADC芯片由ADI出品，封裝比較特別如下圖。其一般用在平板探測器上進行醫療圖像數據採集，分辨率為16bit，有高達256個輸入通道， 可對256個模擬輸入電壓進行採集，並通過LVDS串行接口將轉換後的數字量發送出來。對於醫用平板探測器，AD71124可實現對圖像像素數據的模擬電荷採集，每次可採集一行256個像素數據。 二、驅動方式 這裏我們採用FPGA按照特定的時
昵稱 精橙FPGA張工
一、2.5G視頻模塊介紹 我們本次使用的2.5G帶寬視頻傳輸模塊為Pleora公司的iPORT NTx-NBT25模塊。此模塊配合萬兆網卡以及Pleora提供的上位機圖像接收軟件ebus player，即可實現高幀率圖像視頻的傳輸和顯示。另外，Pleora還提供了上位機SDK套件，可以在SDK基礎上進行更多定製化的開發。 二、FPGA高速傳圖 要想使用此2.5G模塊實現圖像視頻高速傳輸，
昵稱 精橙FPGA張工
分數 題號 T1 T2 T3 T4 T5 T6 T7 總分 分數 100 100 100 20 100 100 64 584 分析 T1 模板，講爛了 點擊查看代碼 #includebits/stdc++.h #define int long
昵稱 KK_SpongeBob
在Java應用中，Spring Cache結合Redis是一種常見的緩存解決方案。它不僅可以減少數據庫訪問次數，提高應用性能，還能夠通過Redis實現分佈式緩存功能。以下是使用Spring Cache與Redis結合的詳細步驟及其背後原理的分析。 一、項目依賴配置 首先，在Spring Boot項目中，添加所需的依賴項。這些依賴項包括Spring Cache以及Spring Data Redis。
昵稱 藍易雲
聲明：本博客僅供學習參考，請勿作出直接抄襲等違反學術誠信的行為 實驗環境 軟件：Vivado 2020.2 硬件：Nexys A7-100T開發板 本門課程的實驗環境似乎有兩種，代碼邏輯可能有所不同，請自行注意 實驗主要目標 結合鍵盤模塊，按鍵邏輯正常 屏幕有顯示 在前面的基礎上，實現刪除、退格、清屏等進階操作 輸入特殊字符串，按下回車後顯示對應自定義內容 個人思路與實現 前言
昵稱 ilfufu
要在IntelliJ IDEA（簡稱IJ）中搭建和使用PHP環境，可以按照以下步驟進行操作。這些步驟涵蓋了從安裝PHP插件到配置PHP環境，以及如何在IJ中創建和運行PHP項目的全過程。本文將以嚴謹、專業的方式逐步解釋每個操作步驟，確保您能夠順利完成環境搭建和使用。 1. 安裝PHP插件 IntelliJ IDEA並不是專門的PHP開發工具，因此您需要先安裝PHP插件以便支持PHP開發。以下是詳細
昵稱 藍易雲
一、IP核配置步驟 1、打開Vivado IP Catalog 在Vivado工程中，右鍵點擊IP Catalog，搜索"Shift Register"。 2、選擇RAM-based Shift Register 雙擊打開配置界面。 3、關鍵參數設置 Component Name: shift_register_2taps Shift Register Type: RAM-bas
昵稱 心隨鷗鷺齊舒羽
上一篇我們分析了argo-workflow 中的 artifact，包括 artifact-repository 配置以及 Workflow 中如何使用 artifact。本篇主要分析流水線 GC 以及歸檔,防止無限佔用集羣中 etcd 的空間。 !--more-- 1. 概述 因為 ArgoWorkflow 是用 CRD 方式實現的，不需要外部存儲服務也可以正常運行： 運行記錄使用 Wor
昵稱 探索雲原生
verilog實現十進制正數與ASCII碼互轉 1.小位寬數實現轉ASCII碼 1.小整數十進制轉BCD碼（8421碼） 十進制數 0 1 2 3 4 5 6 7 8 9 8421碼 0000 0001 0010 0011 0100 0101 0110
昵稱 超級大咸魚
verilog實現32位有符號流水乘法器 1.4bit乘法流程 1.無符號X無符號二進制乘法器 以下為4bit乘法器流程（2X6） 0 0 0 0 0 0 1 0 (2) X 0 0 0 0 0 1 1 0 (6) --------------------- 0 0 0 0 0 0 0 0 (0) 0 0 0 0 0 1 0 0 (4) 0 0 0
昵稱 超級大咸魚
之前我們分析了，Workflow、WorkflowTemplate 、template 3 者之間如何傳遞參數。 本文主要分析同一個 Workflow 中的不同 step 之間實現參數傳遞，比如將上一個步驟的輸出作為下一個步驟的結果進行使用（而非以文件方式傳遞）。 !--more-- 1. 概述 然後就是之前只分析了 Workflow、WorkflowTemplate 、template 3 者
昵稱 探索雲原生